隨著半導(dǎo)體前端節(jié)點(diǎn)變得越來(lái)越小，設(shè)計(jì)成本快速增加。在這種情況下，先進(jìn)封裝及其 2.5D 和 3D 解決方案在降低與前端制造相關(guān)的成本影響方面變得至關(guān)重要且有效，同時(shí)還有助于提高系統(tǒng)性能并提供更低的延遲、更高的帶寬和電源效率。

根據(jù) Yole 的定義，如果一個(gè)die能在每平方毫米內(nèi)能集成超過(guò)16個(gè)pitch小于130μm的I/O。如超高密度 (UHD) 扇出、嵌入式硅橋、硅中介層、3D 堆棧存儲(chǔ)器（例如 3D NAND）、高帶寬存儲(chǔ)器（HBM）和 3D 堆棧 DRAM 就是滿足這些標(biāo)準(zhǔn)的一些封裝平臺(tái)。

另一個(gè)值得考慮的平臺(tái)是 3DSoC，它采用芯片到晶圓 (D2W:die-to-wafer) 的混合鍵合。嵌入式硅橋（embedded Si bridges）有兩種可能的選擇：第一種，稱為 EMIB，由 Intel 提出并嵌入IC基板中；第二種是嵌入模制化合物（mold compound）中的硅中介層，由 TSMC (LSI) 和 SPIL (FOEB) 提供。

具體到硅中介層（ Si interposers）方面，則有兩種產(chǎn)品：一種是傳統(tǒng)的或非有源的，通常由 TSMC、三星和 UMC 提供；另一種是有源的，即英特爾的 Foveros。把EMIB 與 Foveros 結(jié)合則產(chǎn)生了 Co-EMIB，這個(gè)技術(shù)被應(yīng)用到了英特爾的 Ponte Vecchio處理器上。三星、SK海力士和美光則提供了3D 堆疊 DRAM 和 HBM 內(nèi)存。

值得一提的是，長(zhǎng)江存儲(chǔ)是迄今唯一一家使用晶圓對(duì)晶圓(W2W：wafer to wafer) 混合鍵合技術(shù)生產(chǎn) 3D NAND 的公司。但包括鎧俠和上述三家公司在哪的競(jìng)爭(zhēng)對(duì)手都在考慮進(jìn)攻這項(xiàng)技術(shù)。

此外，Sony（自2015年起）和OmniVision（自2022年起）這樣的CIS供應(yīng)商使用W2W混合鍵合生產(chǎn)的CMOS圖像傳感器也是一種3D堆疊封裝平臺(tái)，但它們不是高端性能平臺(tái)，因?yàn)樗荒軡M足I/O方面密度和間距的要求 ，這代表著其與上述封裝有著相當(dāng)?shù)牟罹唷?br style="white-space: normal; color: rgb(102, 102, 102); font-family: 宋體; font-size: 12px;"/>

01
先進(jìn)封裝發(fā)展歷程

電子集成技術(shù)分為三個(gè)層次，芯片上的集成，封裝內(nèi)的集成，PCB板級(jí)集成，其代表技術(shù)分別為SoC，SiP和PCB（也可以稱為SoP或者SoB）。

芯片上的集成主要以2D為主，晶體管以平鋪的形式集成于晶圓平面；同樣，PCB上的集成也是以2D為主，電子元器件平鋪安裝在PCB表面，因此，二者都屬于2D集成。而針對(duì)于封裝內(nèi)的集成，情況就要復(fù)雜的多。

電子集成技術(shù)分類的兩個(gè)重要判據(jù)：1.物理結(jié)構(gòu)，2.電氣連接(電氣互連)。

目前先進(jìn)封裝中按照主流可分為2D封裝、2.5D封裝、3D封裝三種類型。

2D封裝

2D封裝是指在基板的表面水平安裝所有芯片和無(wú)源器件的集成方式。2D封裝上包括FOWLP、FOPLP等技術(shù)。

物理結(jié)構(gòu)：所有芯片和無(wú)源器件均安裝在基板平面，芯片和無(wú)源器件和 XY 平面直接接觸，基板上的布線和過(guò)孔均位于 XY 平面下方；電氣連接：均需要通過(guò)基板（除了極少數(shù)通過(guò)鍵合線直接連接的鍵合點(diǎn)）

臺(tái)積電在2017年開發(fā)的InFO技術(shù)。InFO技術(shù)與大多數(shù)封裝廠的Fan-out類似，可以理解為多個(gè)芯片F(xiàn)an-out工藝的集成，主要區(qū)別在于去掉了silicon interposer，使用一些RDL層進(jìn)行串連（2016年推出的iPhone7中的A10處理器，采用臺(tái)積電16nm FinFET工藝以及InFO技術(shù)）。


另外，還有一種2D+ 集成

2D+集成是指的傳統(tǒng)的通過(guò)鍵合線連接的芯片堆疊集成。也許會(huì)有人問(wèn)，芯片堆疊不就是3D嗎，為什么要定義為2D+集成呢？

主要基于以下兩點(diǎn)原因：

1）3D集成目前在很大程度上特指通過(guò)3D TSV的集成，為了避免概念混淆，我們定義這種傳統(tǒng)的芯片堆疊為2D+集成；

2）雖然物理結(jié)構(gòu)上是3D的，但其電氣互連上均需要通過(guò)基板，即先通過(guò)鍵合線鍵合到基板，然后在基板上進(jìn)行電氣互連。這一點(diǎn)和2D集成相同，比2D集成改進(jìn)的是結(jié)構(gòu)上的堆疊，能夠節(jié)省封裝的空間，因此稱之為2D+集成。

物理結(jié)構(gòu)：所有芯片和無(wú)源器件均地位于XY平面上方，部分芯片不直接接觸基板，基板上的布線和過(guò)孔均位于XY平面下方；

電氣連接：均需要通過(guò)基板（除了極少數(shù)通過(guò)鍵合線直接連接的鍵合點(diǎn)）


2.5D封裝

2.5D封裝通常是指既有2D的特點(diǎn)，又有部分3D的特點(diǎn)，其中的代表技術(shù)包括英特爾的EMIB、臺(tái)積電的CoWoS、三星的I-Cube。

物理結(jié)構(gòu)：所有芯片和無(wú)源器件均XY平面上方，至少有部分芯片和無(wú)源器件安裝在中介層上（Interposer），在XY平面的上方有中介層的布線和過(guò)孔，在XY平面的下方有基板的布線和過(guò)孔。

電氣連接：中介層（Interposer）可提供位于中介層上的芯片的電氣連接。

2.5D集成的關(guān)鍵在于中介層Interposer，一般會(huì)有幾種情況，1）中介層是否采用硅轉(zhuǎn)接板，2）中介層是否采用TSV，3）采用其他類型的材質(zhì)的轉(zhuǎn)接板；在硅轉(zhuǎn)接板上，我們將穿越中介層的過(guò)孔稱之為TSV，對(duì)于玻璃轉(zhuǎn)接板，我們稱之為TGV。

3D封裝

3D封裝和2.5D封裝的主要區(qū)別在于：2.5D封裝是在Interposer上進(jìn)行布線和打孔，而3D封裝是直接在芯片上打孔和布線，電氣連接上下層芯片。3D集成目前在很大程度上特指通過(guò)3D TSV的集成。

3D集成和2.5D集成的主要區(qū)別在于：2.5D集成是在中介層Interposer上進(jìn)行布線和打孔，而3D集成是直接在芯片上打孔（TSV）和布線（RDL），電氣連接上下層芯片。

物理結(jié)構(gòu)：所有芯片和無(wú)源器件均位于XY平面上方，芯片堆疊在一起，在XY平面的上方有穿過(guò)芯片的TSV，在XY平面的下方有基板的布線和過(guò)孔。

電氣連接：通過(guò)TSV和RDL將芯片直接電氣連接

3D集成大多數(shù)應(yīng)用在同類芯片堆疊中，多個(gè)相同的芯片垂直堆疊在一起，通過(guò)穿過(guò)芯片堆疊的TSV互連，如下圖所示。同類芯片集成大多應(yīng)用在存儲(chǔ)器集成中，例如DRAM Stack，F(xiàn)LASH Stack等。

4D 集成

物理結(jié)構(gòu)：多塊基板以非平行方式安裝，每塊基板上都安裝有元器件，元器件安裝方式多樣化。電氣連接：基板之間通過(guò)柔性電路或者焊接連接，基板上芯片電氣連接多樣化。


02
前途無(wú)量的先進(jìn)封裝市場(chǎng)

與其他封裝平臺(tái)相比，高端性能封裝的單位數(shù)量很小，但由于其復(fù)雜性導(dǎo)致平均售價(jià)較高，因此它產(chǎn)生的收入比例更高。預(yù)計(jì)到 2027 年收入將超過(guò)145億美元，高于 2022 年的 26億美元，這就意味著其在2022到2027年間的CAGR為41%。

這種健康增長(zhǎng)歸因于包括云計(jì)算、網(wǎng)絡(luò)、人工智能、自動(dòng)駕駛、個(gè)人計(jì)算和游戲在內(nèi)的高性能計(jì)算終端系統(tǒng)的增加。這些應(yīng)用都需要用更復(fù)雜的節(jié)點(diǎn)生產(chǎn)更大、更復(fù)雜的芯片，這些節(jié)點(diǎn)會(huì)隨著成本的增加而擴(kuò)展。這些趨勢(shì)促使半導(dǎo)體行業(yè)制定具有高端封裝選項(xiàng)的系統(tǒng)級(jí)擴(kuò)展策略，而不僅僅是擴(kuò)展 FE 高級(jí)節(jié)點(diǎn)。

通過(guò)將大型單片 SoC 裸片拆分成更小的芯片并僅縮放最關(guān)鍵的電路組件，小芯片以及異構(gòu)集成是降低縮放成本的一種選擇。這只能通過(guò)使用具有高連接密度、高帶寬和良好功率效率的 2.5D 和 3D 集成技術(shù)來(lái)實(shí)現(xiàn)。因此，由于研發(fā)和生產(chǎn)方面的重大進(jìn)步，微凸塊、硅通孔 (TSV)、銅柱和混合鍵合正在推動(dòng)高端性能應(yīng)用中的 IO 密度和功能集成達(dá)到新高度。

3D SoC（包括die-to-wafer和die-to-die混合封裝）則被看作是10μm以下pitch技術(shù)的下一個(gè)突破點(diǎn)。作為前端封裝技術(shù)，這使得高端系統(tǒng)級(jí)性能與3D DRAM的更密集的3D IC堆疊、異構(gòu)集成封裝和封裝分區(qū)SoC die成為可能。領(lǐng)先的供應(yīng)商，尤其是臺(tái)積電、三星和英特爾，都以此為目標(biāo)，提供或計(jì)劃提供尖端的混合鍵合解決方案。這也許是半導(dǎo)體和封裝世界之間的真正接觸點(diǎn)。

先進(jìn)封裝正在向前端靠攏。證據(jù)在于代工廠和 IDM，因?yàn)樗鼈冋诔蔀槭袌?chǎng)上最先進(jìn)的2.5D 和 3D 封裝解決方案領(lǐng)導(dǎo)者。OSAT 正努力順應(yīng)這一趨勢(shì)，提供創(chuàng)新的先進(jìn)封裝解決方案，以幫助解決摩爾定律放緩帶來(lái)的前端挑戰(zhàn)，但他們要打入混合鍵合市場(chǎng)將是極其困難的，因?yàn)樗麄內(nèi)狈η岸四芰捅匾馁Y源。

當(dāng)然，我們也必須承認(rèn)，沒有事情是百分百的。


03
拆解當(dāng)前的先進(jìn)封裝市場(chǎng)

封裝技術(shù)不斷發(fā)展，以滿足日益增長(zhǎng)的芯片集成度和對(duì)每個(gè)組件更高性能的需求。芯片封裝已經(jīng)完成了從其傳統(tǒng)用途的演變。在傳統(tǒng)用途中，芯片封裝僅用作芯片保護(hù)?，F(xiàn)在，封裝的設(shè)計(jì)選擇在解決縮放的減速和滿足對(duì)高性能的多樣化需求方面起著至關(guān)重要的作用。

通過(guò)2.5D&3D異構(gòu)封裝技術(shù)也實(shí)現(xiàn)了更小的占用空間和超高布線。

最近，新的參與者進(jìn)入了先進(jìn)封裝解決方案領(lǐng)域，以提高其高端產(chǎn)品的性能。各種架構(gòu)和功能也用于增強(qiáng)die之間的互連。例如，硅通孔與die之間的垂直連接已成為一種有吸引力的解決方案，可用于減小封裝尺寸、提高信號(hào)完整性并在 HBM 存儲(chǔ)器中提供更高的數(shù)據(jù)傳輸速率。傳統(tǒng)的銅微凸塊用于創(chuàng)建短而快速的芯片到芯片或芯片到基板的互連。盡管縮小凸點(diǎn)（bumps）變得越來(lái)越困難，但一些廠商已經(jīng)推出了一種使用混合鍵合的新解決方案，以提供直接的、更高密度的互連和可擴(kuò)展的互連間距。

Yole 對(duì)先進(jìn)封裝市場(chǎng)最近出現(xiàn)的各種封裝解決方案進(jìn)行了分析和比較并發(fā)現(xiàn)：NVIDIA 的 A100 使用 TSMC 的大型硅中介層連接 GPU 和 HBM 內(nèi)存，從而優(yōu)化了占用空間并提高了組件性能；然而，中介層的成本相對(duì)較高，因?yàn)榉庋b中超過(guò) 50% 的芯片全部對(duì)應(yīng)的中介層芯片。面對(duì)這些挑戰(zhàn)和硅中介層工藝的成本影響，一些制造商（如 AMD）使用替代解決方案（例如模制中介層 （mold interposer））來(lái)減小硅芯片的尺寸和成本。AMD 的 MI210 組件將芯片集成在扇出高架橋接（ fan-out elevated bridge technology）技術(shù)中，其中多個(gè)橋接芯片將處理器裸片連接到 HBM 內(nèi)存。橋接芯片嵌入封裝成型中，HBM 和 GPU 裸片堆疊在模具中介層（ mold interposer）上，銅柱結(jié)構(gòu)穿過(guò)成型件，用于將信號(hào)從裸片垂直傳輸?shù)交濉Ｔ摻鉀Q方案提供了更好的電氣性能并降低了成本。

Apple 憑借其 Apple M1 Ultra 組件也進(jìn)入了先進(jìn)封裝市場(chǎng)，該組件使用本地硅中介層連接兩個(gè)處理器，將這項(xiàng)技術(shù)標(biāo)記為超融合（ultra-fusion）。這種新穎的封裝工藝，包括芯片優(yōu)先工藝（chip-first）和最后再分配（redistribution last）工藝，這也正是臺(tái)積電的 InFO-L 工藝。該組件中使用的 LPDDR5 內(nèi)存并未直接與處理器芯片互連，而是僅集成在封裝基板級(jí)別。

面對(duì)先進(jìn)封裝縮放和互連方面的不同挑戰(zhàn)，混合鍵合已被引入作為各種半導(dǎo)體組件的封裝解決方案。

2022年，AMD還首創(chuàng)了V-Cache技術(shù)。它通過(guò)使用芯片到晶圓混合鍵合將緩存芯片連接到處理器來(lái)使用額外的緩存。這種使能技術(shù)允許高速緩存的垂直堆疊，以改進(jìn)互連、減少鍵合間距并加快處理器內(nèi)核對(duì)高速緩存的訪問(wèn)。一旦混合鍵合良率得到優(yōu)化，該工藝將為 3D 封裝提供更有前途的解決方案。

臺(tái)積電在覆蓋前端和后端方面發(fā)揮著至關(guān)重要的作用，因?yàn)樗哂兄圃煊糜谧钚绿幚砥餍酒南冗M(jìn)節(jié)點(diǎn)的代工能力，并提供 OSAT 無(wú)法提供的先進(jìn)和復(fù)雜的后端服務(wù)。異構(gòu)解決方案使具有不同功能的多個(gè)小芯片和來(lái)自不同制造工藝流程的芯片能夠集成到一個(gè)封裝中。主要目標(biāo)是提供一種具有成本效益的集成方案，同時(shí)具有改進(jìn)的性能、更高的傳輸速度和更低的功耗。


04
對(duì)設(shè)備和材料的要求

先進(jìn)封裝設(shè)備與現(xiàn)有平臺(tái)一樣多種多樣，服務(wù)于所有級(jí)別的互連，即在 Si 芯片（或小芯片）、Si 光子芯片、布線或再分布層 (RDL：redistribution layers) 級(jí)別。當(dāng)中還包括如嵌入式橋接器或有機(jī)中介層、Si 中介層、IC 基板和高級(jí)印刷電路板 (PCB)在內(nèi)的嵌入式布線。在每個(gè)級(jí)別，我們都看到了減小互連間距和線間距 (L/S：line space) 的趨勢(shì)。制造這種互連的復(fù)雜性來(lái)自于形成它們的各種互連形狀和材料。互連類型、制造方法和使用的設(shè)備可以根據(jù)基板類型（晶圓或面板）和材料（Si、有機(jī)、玻璃）進(jìn)行區(qū)分。

晶圓級(jí)封裝 (WLP) 設(shè)備相對(duì)完善。該設(shè)備不斷優(yōu)化，以應(yīng)對(duì)清潔和溫度控制、高縱橫比特性、增加的粗糙度、翹曲控制以及對(duì)封裝中各種材料的考慮等挑戰(zhàn)。

硅芯片頂部的布線以及硅通孔 (TSV) 均采用薄膜技術(shù)制造。對(duì)于寬松的 L/S，可以使用成熟的 MEMS 類型的設(shè)備，滿足core-FO、扇入、倒裝芯片和低端硅中介層的制造需求。對(duì)于更嚴(yán)格的 L/S，來(lái)自領(lǐng)先設(shè)備制造商的前端 300 毫米設(shè)備用于制造 BEOL 布線、TSV 或用于高端硅中介層、硅橋接芯片、3D 堆棧存儲(chǔ)器和 3D SoC。WLP FO（HD 和 UHD）考慮了略有不同的方法，其中 RDL 或通模通孔（TMV：Through-Mold-Vias）被制造到環(huán)氧模塑料 (EMC：Epoxy Mold Compound)。

布線完成后，芯片通過(guò)混合鍵合較大的焊料凸塊（ bigger solder bumps）、較小的銅柱（ smaller Cu pillars）、微凸塊（microbumps）或最小的直接銅焊盤（smallest direct Cu pad進(jìn)行互連。其中，混合鍵合是設(shè)備和材料供應(yīng)商在芯片和晶圓處理、鍵合后光刻、沉積、減薄和平面化、蝕刻和等離子切割以及混合互連核心方面的技術(shù)轉(zhuǎn)折點(diǎn)。

面板級(jí)封裝 (PLP) 設(shè)備和材料供應(yīng)鏈更為復(fù)雜，通常使用定制設(shè)備在 EMC、有機(jī)面板、味之素積層膜（ABF）和玻璃之上互連。PLP 可以使用減材（ subtractive）或增材（additive）工藝，其中設(shè)備優(yōu)化通常受到表面貼裝技術(shù) (SMT)、半導(dǎo)體和平板顯示器行業(yè)的啟發(fā)，以解決非對(duì)稱翹曲、更厚的基板、涂層或沉積的均勻性和減薄、粗糙度增加以及處理低溫材料等挑戰(zhàn)。此外，由于缺乏適用于嚴(yán)格 L/S 的面板處理計(jì)量和檢測(cè)工具，PLP 過(guò)程控制很困難。IC 基板和先進(jìn)的 PCB 面臨互連間距減小的挑戰(zhàn)，我們看到從 SMT 到薄膜的轉(zhuǎn)變技術(shù)。對(duì)于嵌入式橋接器的拾取和放置以及層壓到有機(jī)面板中的互連間距變得更加嚴(yán)格，RDL-first 用于 2.3D 有機(jī)中介層或 Chip-last FO。

總而言之，WLP 和 PLP 技術(shù)的改進(jìn)與高端硅芯片的進(jìn)步是互補(bǔ)的。因此，我們繼續(xù)看到許多令人振奮的發(fā)展。


05
中國(guó)大陸先進(jìn)封裝技術(shù)發(fā)展現(xiàn)狀和存在的問(wèn)題

中國(guó)大陸封裝測(cè)試（簡(jiǎn)稱封測(cè)）企業(yè)主要集中于長(zhǎng)江三角洲地區(qū)，根據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)統(tǒng)計(jì)，2020年中國(guó)大陸封測(cè)產(chǎn)品銷售額達(dá)到2509.29億元，江蘇、上海、浙江3個(gè)省份2020年封測(cè)產(chǎn)品銷售額合計(jì)達(dá)到1838.3億元，占2020年中國(guó)大陸封測(cè)產(chǎn)品銷售額的73.3%。2021年中國(guó)大陸封測(cè)產(chǎn)品銷售額降至2466.35億元，同比下降1.7%，2022年將再次增長(zhǎng)，預(yù)計(jì)增至2743.44億元，同比增長(zhǎng)11.2%，預(yù)計(jì)2026年中國(guó)大陸集成電路封測(cè)市場(chǎng)規(guī)模將達(dá)4551.04億元，如圖20所示。包括BGA、CSP、WLP、FO、SiP和2.5D/3D等在內(nèi)的先進(jìn)封裝業(yè)務(wù)占比也逐年上升，2021年中國(guó)大陸規(guī)模以上的集成電路封測(cè)企業(yè)先進(jìn)封裝產(chǎn)品銷售額占整個(gè)封裝產(chǎn)業(yè)的35%左右，在保持增長(zhǎng)勢(shì)頭的同時(shí)，與國(guó)際大廠仍有不小的差距。

目前中國(guó)大陸產(chǎn)業(yè)領(lǐng)頭羊多注重基于解決集成電路工藝瓶頸的產(chǎn)業(yè)化，對(duì)于核心高端產(chǎn)品技術(shù)以及面向多功能與集成度的前瞻性技術(shù)缺乏相關(guān)技術(shù)布局。以長(zhǎng)電科技、通富微電、華天科技、華進(jìn)半導(dǎo)體為代表的封裝企業(yè)，在WLP、SiP及三維堆疊等方向?qū)崿F(xiàn)部分產(chǎn)品量產(chǎn)與應(yīng)用。開展先進(jìn)封裝主要的研究機(jī)構(gòu)，如中國(guó)科學(xué)院微電子研究所、中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所、清華大學(xué)、北京大學(xué)、武漢大學(xué)、華中科技大學(xué)、北京理工大學(xué)、桂林電子科技大學(xué)、中國(guó)電子科技集團(tuán)有限公司、中國(guó)航天科技集團(tuán)有限公司等單位已形成了較強(qiáng)的研發(fā)力量，在晶圓級(jí)/板級(jí)扇出型封裝、異質(zhì)芯片2.5D集成、Si基芯片3D疊層封裝等技術(shù)方面，經(jīng)過(guò)長(zhǎng)期的實(shí)踐摸索，形成的技術(shù)積累縮短了與國(guó)外先進(jìn)封裝技術(shù)的差距。圖為中國(guó)科學(xué)院微電子研究所聯(lián)合華進(jìn)半導(dǎo)體開發(fā)的三維堆疊芯片封裝。

與世界先進(jìn)水平相比，中國(guó)大陸先進(jìn)封裝技術(shù)存在以下問(wèn)題。

（1）目前中國(guó)大陸封裝領(lǐng)域總體仍以傳統(tǒng)的中低端封裝為主，從先進(jìn)封裝營(yíng)收占總營(yíng)收的比例和高密度集成等先進(jìn)封裝技術(shù)發(fā)展方面，僅FC技術(shù)相對(duì)成熟，而以TSV為代表的2.5D/3D封裝和以扇出型封裝為代表的高密度扇出型技術(shù)，與國(guó)外公司的技術(shù)差距明顯，在先進(jìn)封裝全球產(chǎn)業(yè)鏈中仍未占據(jù)重要位置，中國(guó)大陸總體先進(jìn)封裝技術(shù)水平與國(guó)際領(lǐng)先水平還有一定的差距。未來(lái)對(duì)高端先進(jìn)封裝技術(shù)的需求將越來(lái)越多，因此實(shí)現(xiàn)高端先進(jìn)封裝技術(shù)突破越來(lái)越重要。

（2）先進(jìn)封裝關(guān)鍵裝備及材料尚未實(shí)現(xiàn)自主可控。支撐中國(guó)大陸封裝產(chǎn)業(yè)鏈發(fā)展的整體基礎(chǔ)技術(shù)水平不高，先進(jìn)封測(cè)技術(shù)所需的關(guān)鍵封裝、測(cè)試設(shè)備和材料主要依賴進(jìn)口，難以滿足市場(chǎng)需求。

（3）先進(jìn)封裝設(shè)計(jì)主要依賴境外商用EDA工具，中國(guó)大陸封裝級(jí)EDA還處于起步階段，與境外主流EDA廠商差距比較明顯，市場(chǎng)占有率較低，用戶反饋和迭代次數(shù)少，導(dǎo)致中國(guó)大陸EDA工具發(fā)展緩慢。


06
中國(guó)大陸先進(jìn)封裝技術(shù)發(fā)展建議

針對(duì)中國(guó)大陸先進(jìn)封裝領(lǐng)域的薄弱環(huán)節(jié)，重點(diǎn)攻關(guān)核心封裝工藝、關(guān)鍵封裝裝備及材料痛點(diǎn)，加快布局EDA工具，推進(jìn)中國(guó)大陸集成電路封裝領(lǐng)域自主可控高質(zhì)量發(fā)展。

（1）先進(jìn)封裝工藝。基于明確的產(chǎn)業(yè)應(yīng)用需求，開發(fā)合適的封裝工藝，并重點(diǎn)攻關(guān)核心封裝工藝，對(duì)于需在前道平臺(tái)上加工的部分工藝，需明確前道和后道工藝分工，進(jìn)行前、后道協(xié)同設(shè)計(jì)和迭代優(yōu)化。

（2）核心封裝材料。首先形成良好的材料—封裝—應(yīng)用產(chǎn)業(yè)鏈，基于產(chǎn)業(yè)應(yīng)用需求，對(duì)標(biāo)國(guó)外進(jìn)口材料，材料廠商開發(fā)相應(yīng)的封裝材料，并測(cè)試評(píng)估和比較材料性能。然后，在國(guó)內(nèi)先進(jìn)封裝平臺(tái)上進(jìn)行多輪迭代使用，最終實(shí)現(xiàn)進(jìn)口材料國(guó)產(chǎn)化替代。

（3）關(guān)鍵封裝裝備。隨著應(yīng)用需求的不斷遞進(jìn)，先進(jìn)封裝技術(shù)不斷升級(jí)，封裝廠商需向裝備廠商提出明確的需求，并與設(shè)備廠商協(xié)同開發(fā)關(guān)鍵封裝裝備。然后，在國(guó)內(nèi)先進(jìn)封裝平臺(tái)上，加快國(guó)產(chǎn)裝備的試用和迭代。

（4）EDA工具。發(fā)展國(guó)產(chǎn)EDA工具是一個(gè)漫長(zhǎng)的過(guò)程，需要用戶不斷反饋和軟件迭代。發(fā)展國(guó)產(chǎn)EDA工具不僅僅局限于EDA算法和點(diǎn)工具研究，還需做好規(guī)劃，具有集成能力，最終形成自主可控的EDA平臺(tái)。

（5）產(chǎn)業(yè)鏈。預(yù)防美國(guó)針對(duì)中國(guó)大陸集成電路高端技術(shù)的進(jìn)一步出口管制，加快發(fā)展中國(guó)大陸集成電路封裝領(lǐng)域創(chuàng)新聯(lián)合體，強(qiáng)化建設(shè)先進(jìn)封裝聯(lián)合攻關(guān)公共平臺(tái)，完善國(guó)內(nèi)芯粒異質(zhì)集成產(chǎn)業(yè)鏈。


最后

近年來(lái)，以高性能計(jì)算、人工智能和5G通信為代表的需求牽引，加速了集成電路的發(fā)展，以尺寸微縮為主線的摩爾定律發(fā)展放緩，22 nm工藝節(jié)點(diǎn)以下芯片的設(shè)計(jì)和制造成本呈指數(shù)級(jí)增加，芯片尺寸受限于光刻機(jī)的最大曝光面積，單一襯底上可集成的功能有限，SoC單片向芯粒異質(zhì)集成“改道”是集成電路發(fā)展的重要趨勢(shì)。依據(jù)功能劃分，將原先的大尺寸SoC芯片拆成芯粒，主要功能采用先進(jìn)制程，次要功能采用成熟制程，再通過(guò)先進(jìn)封裝技術(shù)，實(shí)現(xiàn)成本較低、性能接近的集成電路產(chǎn)品，其中先進(jìn)封裝技術(shù)不再局限于后道工藝，一些關(guān)鍵工藝需在前道平臺(tái)上進(jìn)行，因此需進(jìn)行前后道協(xié)同設(shè)計(jì)開發(fā)。中國(guó)需快速布局芯粒領(lǐng)域的技術(shù)研發(fā)，通過(guò)路徑創(chuàng)新，降低中國(guó)大陸集成電路發(fā)展同集成電路既有全球體系直接對(duì)沖的風(fēng)險(xiǎn)，實(shí)現(xiàn)靈活、高效、系統(tǒng)級(jí)的新型集成電路發(fā)展模式，推動(dòng)集成電路的創(chuàng)新發(fā)展與自主可控。