昔日在半導體界呼風喚雨的老大哥英特爾(Intel)，只能站在5或7納米的位置，眼睜睜看著先進制程的市占率，就這樣被臺積電的「疊疊樂」(Jenga)蠶食鯨吞，淪落到只能當老二且差距越來越大。但英特爾當然也不是省油的燈，也奮力一搏發(fā)展出EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多芯片互連橋接）之2.5D封裝技術。

什么是EMIB？

如下圖所示，是英特爾官網所提供EMIB先進封裝概念之示意圖。EMIB的技術特征在于，不論是高頻寬記憶體(High Bandwidth Memory, HBM)、CPU/GPU或現(xiàn)場可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)等，于其邏輯芯片(die)的下方，設置一個硅橋(Silicon Bridge)并將芯片之間予以電性連結，由于芯片之間傳導電子的路徑縮短，因而得以加快芯片之間的運算效能。此外，EMIB的另一個優(yōu)點在于，它不需要中介層，所以制程上不僅變簡單，而且還可降低制造成本。

根據(jù)以上所提到EMIB的技術特征，將其輸入到自行開發(fā)的AI系統(tǒng)Lupix，并針對近10年的專利數(shù)據(jù)，掃描出與英特爾的EMIB相關且符合當今具市場價值的已獲證專利，我們發(fā)現(xiàn)其中很重要之一件專利標題為「針對用于半導體封裝硅橋的傳導墊層之交替表面」（以下稱本專利），其臺灣專利號為TWI689072B，而對應的美國專利號為US10177083B2 (Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages)，分別于2020/03/21和2019/01/08獲證。AI系統(tǒng)Lupix根據(jù)當下的技術演化趨勢去做計算，推斷出本專利在機電技術領域中，專利價值之PR值(Percentile Rank)為95，也就是說，本專利的價值在機電領域中贏過95 %的相關專利。


EMIB的制造

上圖顯示了設計在有機封裝中的典型EMIB橋的橫截面。橋接硅位于封裝腔中，如下圖所示制作。頂部封裝金屬層提供了一個參考平面，并帶有穿過該平面的通孔，用于連接die和橋。

Ravi表示：“ EMIB工藝建立在標準封裝構造流程的基礎上，并附加了創(chuàng)建EMIB腔的步驟。橋位于空腔中，并用粘合劑固定在適當?shù)奈恢?。添加最后的介電層和金屬堆積層，然后進行通孔鉆孔和電鍍?！?/span>

請注意，在上方的橫截面圖中，粗孔和細孔分別對應于每個die上存在的兩個不同的凸點間距，如下所示。

粗大的凸塊用于die到封裝的走線層連接，而細間距則與EMIB連接相關聯(lián)-短期內更多關于目標EMIB連接密度的信息。

Ravi補充說：“進行了大量的工程設計，以定義精細和粗糙的凸點輪廓，這些輪廓將支持管芯附著和通過連接處理。具體而言，這包括重點關注凸塊高度控制和焊料量。我們已經與bumping 供應商合作，以實現(xiàn)這種dual pitch和profile configuration。此外，MCP封裝中的每個裸片都單獨連接-裸片上的凸點將經受多個回流周期。注意與凸塊結合的助焊劑材料。還已經開發(fā)了在整個凸塊區(qū)域中提供無空隙的環(huán)氧樹脂底部填充劑的方法。材料，凸塊和附著過程都是在大規(guī)模生產中進行的?！?/span>


EMIB電氣特性

英特爾針對EMIB互連發(fā)布了詳細的電氣分析，評估了各種信號接地屏蔽組合和導線長度的插入損耗和串擾。

上圖突出顯示了封裝中的配電路徑（power distribution paths ）。請注意，EMIB橋的占位面積小，這意味著I / O信號和電源完整性特性的平衡不會受到影響，這與全硅中介層不同，在硅中介層中，所有信號和電源過孔都必須首先穿過中介層。如前所述，EMIB上方的頂層封裝層也用作接地層。

下圖顯示了電分析結果的示例，描述了針對各種信號屏蔽模式的目標累積海灘前帶寬的最大EMIB信號長度。在此示例中，采用了激進的L / S線距設計。使用的電氣模型：

一個簡單的輸出驅動器（R = 50ohms，C = 0.5pF）

無端接的接收器（C = 0.5pF）

四層EMIB金屬疊層，介電常數(shù)= 4.0

嵌入式橋上方的頂部封裝金屬平面

1V信號擺幅，具有200mV垂直睜開的接收器靈敏度（為無端接的電容式接收器合并了近端和遠端串擾）

EMIB設計服務

由于EMIB設計權衡的復雜性，Ravi表示：“英特爾將與代工客戶在產品需求方面緊密合作，并將EMIB設計作為一項服務進行開發(fā)。我們將與客戶一起在die引出線和凸點圖案上進行合作，并提供可滿足其數(shù)據(jù)速率目標的EMIB硅實施方案。”

EMIB未來發(fā)展

EMIB技術仍然是英特爾的研發(fā)重點。Ravi強調說：“我們將繼續(xù)致力于提供更大的互連邊緣密度，包括更緊密的凸塊間距和更積極的線/空間EMIB金屬間距（小于1um）。將有源電路集成到EMIB中當然也是可行的?！?/span>


其他先進封裝技術

一、Foveros

3D封裝技術，原理上也不復雜，就是在垂直層面上，一層一層地堆疊獨立的模塊，類似建摩天大樓一樣。

就像大廈需要貫通的管道用于供電供水，F(xiàn)overos通過復雜的TSV硅穿孔技術，實現(xiàn)垂直層面的互連。

Foveros最早用于Lakefiled處理器，目前正在和EMIB聯(lián)手用于各類產品，最典型的就是Ponte Vecchio GPU加速器，使用了5種不同工藝、47個不同芯粒。

二、Foveros Omni

下一代封裝技術，可實現(xiàn)垂直層面上大芯片、小芯片組合的互連，并將凸點間距繼續(xù)縮小到25微米。


三、Foveros Direct

使用銅與銅的混合鍵合，取代會影響數(shù)據(jù)傳輸速度的焊接，把凸點間距繼續(xù)縮小到10微米以下，從而大幅提高芯片互連密度和帶寬，并降低電阻。

Foveros Direct還實現(xiàn)了功能單元的分區(qū)，使得模塊化設計配置靈活、可定制。

2021年底，Intel還展示了最新的混合鍵合(hybrid bonding)，將互連間距繼續(xù)微縮到驚人的3微米，實現(xiàn)了準單片式的芯片。

也就是說，整合封裝后的互聯(lián)密度、帶寬都非常接近傳統(tǒng)的單片式芯片，不同芯粒之間連接更加緊密。