從目前公開的DRAM（內(nèi)存）技術(shù)來看，業(yè)界認(rèn)為，3D DRAM是DRAM技術(shù)困局的破解方法之一，是未來內(nèi)存市場的重要發(fā)展方向。

3D DRAM與3D NAND是否異曲同工？如何解決尺寸限制等行業(yè)技術(shù)痛點(diǎn)？

為什么是3D DRAM？

所謂3D DRAM，是一種打破了當(dāng)前陳舊的范式的，具有新結(jié)構(gòu)的存儲(chǔ)芯片。

如下圖所示，傳統(tǒng)的DRAM 被組織為一組存儲(chǔ)體，其中包括排列成行和列陣列的存儲(chǔ)元件。存儲(chǔ)器陣列以存儲(chǔ)器子陣列的分層結(jié)構(gòu)分組，以實(shí)現(xiàn)高效布線和降低功耗。每個(gè)存儲(chǔ)單元都被建模為晶體管電容器對，數(shù)據(jù)作為電荷存儲(chǔ)在電容器中。每個(gè)子陣列中的各個(gè)單元也被連接到本地字線和本地位線。這個(gè)微型一電容一晶體管設(shè)計(jì)使其非常適合將大量存儲(chǔ)單元封裝到小面積中以實(shí)現(xiàn)高密度和高存儲(chǔ)容量。而事實(shí)上，也有數(shù)十億個(gè) DRAM 單元可以被壓縮到一個(gè)內(nèi)存芯片上。

然而，在傳統(tǒng)的DRAM制造中，產(chǎn)業(yè)幾乎都是采用電路和存儲(chǔ)器堆疊在同一平面的方法來生產(chǎn)DRAM，芯片制造商通過減小單元尺寸或間距來提高 DRAM 的性能。然而，他們達(dá)到了在有限空間內(nèi)增加cell數(shù)量的物理極限。另一個(gè)問題是，如果電容器變得越來越薄，它們可能會(huì)崩潰。

所以，和3D NAND Flash一樣往高空發(fā)展的3D DRAM成為了目標(biāo)。

按照semiengineering在一篇報(bào)道中所說，通往 3D 的DRAM有兩條道路，其中最直接的方法是保留當(dāng)前的DRAM 技術(shù)并將多個(gè)芯片堆疊在彼此之上。這是用于高帶寬存儲(chǔ)器(HBM)的高級(jí)封裝方法。常見的 HBM 芯片為 4 和 8 高，預(yù)計(jì)很快會(huì)達(dá)到 16 高。與基本 DRAM 相比，這是一種更昂貴的方法，因?yàn)樵诜庋b中堆疊die需要付出努力，但對于需要大量附近內(nèi)存的應(yīng)用程序（如人工智能），這是值得的。

除了這種方法外，單片堆疊的DRAM則是大家的另一個(gè)選擇，相信這也是所有廠商追逐的最終目標(biāo)。作為一種自然延伸，單片堆疊芯片只需少量額外步驟，但是這少量的額外步驟會(huì)導(dǎo)致很多困難。而為了實(shí)現(xiàn)這個(gè)目標(biāo)，有分析人士認(rèn)為3D DRAM 可以效仿3D NAND Flash，將cell翻轉(zhuǎn)。因?yàn)镈RAM 單元具有較小的 2D 區(qū)域，但具有較大的垂直方向電容器，使其很高且難以分層堆疊。而且，隨著 2D 尺寸越來越小，電容器越來越薄，它必須加長以保持足夠的電荷。

但是，如果將其翻轉(zhuǎn)到一邊并旋轉(zhuǎn) 90 度，則可以使用每層位線的階梯設(shè)計(jì)對單元進(jìn)行分層。這樣，在 DRAM 制造過程中用于制作層的光刻圖案化工藝可用于所有層——所謂的共享圖案化——進(jìn)而簡化了制造工藝。

同時(shí)，研究者們也開始探索無電容的3D DRAM，當(dāng)中就包括Dynamic Flash Memory、VLT技術(shù)、Z-RAM和基于IGZO-FET等技術(shù)的方案。但從目前的消息看來，三大存儲(chǔ)巨頭（三星、SK海力士和美光）并沒有披露更多的細(xì)節(jié)。

但毫無疑問，這都是他們前進(jìn)的方向。


業(yè)界持續(xù)發(fā)力3D DRAM

DRAM市場高度集中，目前主要由三星電子、SK海力士和美光科技等廠商主導(dǎo)，值得一提的是，這三家共同占據(jù)了DRAM整個(gè)市場的93%以上。

據(jù)TrendForce集邦咨詢研究顯示，在2023年第三季度DRAM市場中，三星的市占率為38.9%，居位全球第一、其次是SK海力士（34.3%）、美光科技（22.8%）。

據(jù)業(yè)界人士預(yù)計(jì)，3D DRAM市場將在未來幾年快速增長，到2028年將達(dá)到1000億美元。

目前，3D DRAM處于早期研發(fā)階段，包括三星等各方正在加入研發(fā)戰(zhàn)局，競爭激烈，以引領(lǐng)這一快速增長的市場。


三星：4F2 DRAM

三星從2019年開始了3D DRAM的研究，并在這一年的10月宣布開發(fā)出業(yè)界首個(gè)12層 3D-TSV（硅通孔）技術(shù)。2021年，三星在其DS部門內(nèi)建立了下一代工藝開發(fā)研究團(tuán)隊(duì)，專注該領(lǐng)域研究。

在2022年的SAFE論壇上，三星列出了Samsung Foundry 的整體3DIC歷程，并表示將準(zhǔn)備用一種邏輯堆棧芯片SAINT-D，來處理DRAM堆疊問題，其設(shè)計(jì)目的是想將八個(gè)HBM3芯片集成到一個(gè)巨大的中介層芯片上。

2023年5月，據(jù)《The Elec》引用知情人士消息稱，三星電子在其半導(dǎo)體研究中心內(nèi)組建了一個(gè)開發(fā)團(tuán)隊(duì)，以量產(chǎn)4F2結(jié)構(gòu)DRAM，其目標(biāo)是將4F2應(yīng)用于10納米或以下節(jié)點(diǎn)的DRAM制程，因?yàn)橐阅壳暗募夹g(shù)預(yù)計(jì)會(huì)面臨線寬縮減的極限。報(bào)道稱，如果三星4F2 DRAM存儲(chǔ)單元結(jié)構(gòu)研究成功，在不改變節(jié)點(diǎn)的情況下，與現(xiàn)有的6F2 DRAM存儲(chǔ)單元結(jié)構(gòu)相比，芯片DIE面積可以減少30%左右。

同年10月，三星電子在“內(nèi)存技術(shù)日”活動(dòng)上宣布,計(jì)劃在下一代10納米或更低的DRAM中引入新的3D結(jié)構(gòu)，而不是現(xiàn)有的2D平面結(jié)構(gòu)。該計(jì)劃旨在克服3D垂直結(jié)構(gòu)縮小芯片面積的限制并提高性能，將一顆芯片的容量增加100G以上。

三星電子去年在日本舉行的“VLSI研討會(huì)”上發(fā)表了一篇包含3D DRAM研究成果的論文，并展示了作為實(shí)際半導(dǎo)體實(shí)現(xiàn)的3D DRAM的詳細(xì)圖像。

據(jù)《The Economictimes Times》報(bào)道，三星電子于近日稱已在美國硅谷開設(shè)了一個(gè)新的R&D研究實(shí)驗(yàn)室，專注于下一代3D DRAM芯片的開發(fā)。該實(shí)驗(yàn)室位于硅谷Device Solutions America（DSA）運(yùn)營之下，負(fù)責(zé)監(jiān)督三星在美國的半導(dǎo)體生產(chǎn)，并致力于開發(fā)新一代的DRAM產(chǎn)品。


SK海力士：將IGZO作為3D DRAM的下一代通道材料

SK海力士認(rèn)為，3D DRAM可以解決帶寬和延遲方面的挑戰(zhàn)，并已在2021年開始研究。

據(jù)韓媒《BusinessKorea》去年報(bào)道，SK海力士提出了將IGZO作為3D DRAM的新一代通道材料。

IGZO是由銦、鎵、氧化鋅組成的金屬氧化物材料，大致分為非晶質(zhì)-IGZO和晶化IGZO（c-IGZO），其中，c-IGZO是一種物理、化學(xué)穩(wěn)定的材料，在半導(dǎo)體工藝過程中可保持均勻的結(jié)構(gòu)，SK海力士研究的正是這種材料。

據(jù)業(yè)界人士表示，IGZO 的最大優(yōu)勢是其低待機(jī)功耗，這種特點(diǎn)適合要求長續(xù)航時(shí)間的DRAM芯晶體管。通過調(diào)節(jié)In、Ga、ZnO等三個(gè)成分的組成比，很容易實(shí)現(xiàn)。


NEO：3D X-DRAM密度可提高8倍

美國存儲(chǔ)器技術(shù)公司NEO Semiconductor推出其突破性技術(shù) 3D X-DRAM，為解決DRAM 容量瓶頸。

3D X-DRAM是第一個(gè)基于無電容器浮體單元（FBC）技術(shù)的類似3D NAND的DRAM單元陣列結(jié)構(gòu)。其技術(shù)邏輯與3D NAND Flash類似，通過堆疊層數(shù)提高存儲(chǔ)器容量，類似3D NAND Flash芯片的FBC 技術(shù)，增加一層光罩就形成垂直結(jié)構(gòu)，有良率高、成本低、密度大幅提升等優(yōu)點(diǎn)。

據(jù) Neo 的估計(jì)，3D X-DRAM技術(shù)可以實(shí)現(xiàn) 230層128 Gb 密度，這是當(dāng)今 DRAM 密度的 8 倍。NEO提出，每10年容量提升8倍的目標(biāo)，將在2030到2035年間實(shí)現(xiàn)1Tb的容量，較現(xiàn)DRAM核心容量達(dá)64倍提升，滿足ChatGPT等AI應(yīng)用對高性能和大容量存儲(chǔ)器半導(dǎo)體的增長需求。

NEO聯(lián)合創(chuàng)始人兼首席執(zhí)行官Andy Hsu認(rèn)為，3D X-DRAM將是半導(dǎo)體行業(yè)未來絕對的增長動(dòng)力。


日本研究團(tuán)隊(duì)：BBCube 3D，比DDR5高30倍

日本東京理工大學(xué)研究團(tuán)隊(duì)提出了一種名為BBCube的3D DRAM 堆棧設(shè)計(jì)技術(shù)，該技術(shù)可以讓處理單元和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)之間更好地集成。

BBCube 3D最顯著的方面是實(shí)現(xiàn)了處理單元和DRAM之間的三維而非二維連接。該團(tuán)隊(duì)使用創(chuàng)新的堆疊結(jié)構(gòu)，其中處理器管芯位于多層DRAM之上，所有組件通過硅通孔（TSV）互連。

BBCube 3D 的整體結(jié)構(gòu)緊湊、沒有典型的焊料微凸塊以及使用 TSV 代替較長的電線，共同有助于實(shí)現(xiàn)低寄生電容和低電阻，在各方面改善了該器件的電氣性能。

該研究團(tuán)隊(duì)評估了新體系結(jié)構(gòu)的速度，并將其與兩種最先進(jìn)的存儲(chǔ)器技術(shù)（DDR5和HBM2E）進(jìn)行了比較。研究人員稱，BBCube 3D有可能實(shí)現(xiàn)每秒1.6兆字節(jié)的帶寬，比DDR5高30倍，比HBM2E高4倍。

此外，由于BBCube具有低熱阻和低阻抗等特性，3D集成可能出現(xiàn)的熱管理和電源問題可得到緩解，新技術(shù)在顯著提高帶寬的同時(shí)，比特訪問能量分別為DDR5和HBM2E的1/20和1/5。


NAND 與DRAM依然是存儲(chǔ)主角

根據(jù)Yole Group調(diào)查機(jī)構(gòu)的數(shù)據(jù)顯示，在2022年獨(dú)立記憶體（Stand-alone Memory）整體市場達(dá)到了1440億美元。其中DRAM占比55.4%，NAND占比40.8%。剩下的NOR、(NV)SRAM/FRAM、EEPROM、新型非易失存儲(chǔ)(PCM, ReRAM and STT-MRAM)等占比3.8%。

2023整體存儲(chǔ)市場將達(dá)到800億美元。預(yù)計(jì)2024年市場需求將基本復(fù)蘇。特別在預(yù)測2028存儲(chǔ)市場中，整體市場將會(huì)有10%的增長，市場達(dá)到2560億美元。看到DRAM和NAND的比例依然是占據(jù)絕對的地位，預(yù)計(jì)在2028年DRAM達(dá)到上升12%，NAND市場會(huì)上升8%，NOR市場會(huì)上升5%，剩下的存儲(chǔ)器市場份額基本不會(huì)有太大的變化。

從NAND市場營收/合約價(jià)來看，2023年也是近幾年的最低點(diǎn)了，其實(shí)從2023年9月份開始，價(jià)格已經(jīng)開始上揚(yáng)了，目前很多廠家都提升了合約價(jià)，2024年這些價(jià)格會(huì)繼續(xù)攀升。2023年沒有囤貨的，只能望價(jià)格哀嘆了！