上個月，三星在京畿道華城工廠V1生產線，舉行了采用下一代GAA（Gate-All-Around）架構晶體管技術的3nm代工產品發(fā)貨儀式。臺積電（TSMC）作為第一大晶圓代工廠，其3nm工藝的生產也提上了日程。

如果將N3和N5初期工藝做比較，前者預計會帶來10%到15%的性能提升（相同功耗和復雜程度），或者降低25%-30%的功耗（相同頻率和晶體管數量），同時會將邏輯密度提高約1.6倍。據了解，明年的N3E在N3基礎上減少了EUV光罩層數，從25層減少到21層，雖然邏輯密度低了8%，但仍然比N5制程節(jié)點要高出60%。

臺積電從2022年到2025年，將陸續(xù)推出N3、N3E、N3P、N3X等制程，后續(xù)還會有優(yōu)化后的N3S制程，可涵蓋智能手機、物聯網、車用芯片、HPC等不同平臺的使用需求。臺積電在N3制程節(jié)點仍使用FinFET（鰭式場效應晶體管），不過可以使用FINFLEX技術，擴展了工藝的性能、功率和密度范圍，允許芯片設計人員使用相同的設計工具集為同一芯片上的每個關鍵功能塊選擇最佳選項，進一步提升PPA（功率、性能、面積）。

臺積電總裁魏哲家在近期的法人說明會上表示，目前N3制程的進度符合預期，2022年下半年量產后也具備不錯的良品率，在HPC和智能手機的驅動下，到2023年將會有穩(wěn)定的輸出，并在2023年上半年開始為臺積電的營收做出貢獻。